PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-237584

(43)Date of publication of application: 23.08.2002

(51)Int.Cl.

H01L 27/146 H04N 5/335

(21)Application number: 2001-031912

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

08.02.2001


(72)Inventor: YAMAGUCHI TAKUMI

(54) SOLID-STATE IMAGING DEVICE


(57)Abstract:

PROBLEM TO BE SOLVED: To provide a solid-state imaging device of proper S/N by making a detection transistor in 'off' state stable by stabilizing an FD part, whose capacity is made small accompanying making pixels fine.

SOLUTION: A threshold voltage (Vt) of a reset transistor 3 between an FD part 5 and a power supply 6 is set lower than a LOW level voltage of the power supply 6, by making the transistor 3 a depression type. When the FD part 5 keeps a LOW level voltage, the LOW level voltage can always be supplied from the power supply 6 to the FD part 5.







LEGAL STATUS

[Date of request for examination]

17.06.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3628970

[Date of registration]

17.12.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-237584 (P2002 - 237584A)

(43)公開日 平成14年8月23日(2002.8.23)

(51) Int.Cl.'

識別記号

FΙ

テーマコート*(参考)

H01L 27/146 H 0 4 N 5/335

H 0 4 N 5/335

4M118 E

H01L 27/14

5 C O 2 4

審査請求 未請求 請求項の数10 OL (全 6 頁)

(21)出願番号

特顯2001-31912(P2001-31912)

(22)出願日

平成13年2月8日(2001.2.8)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 山口 琢己

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外7名)

Fターム(参考) 4M118 AA05 AB01 BA14 CA03 DD12

FA06 FA08 FA34 FA42 FA50


50024 CX00 GY31


(54) 【発明の名称】 固体協像装置


(57)【要約】

【課題】 画素にフローティングディフュージョン型ア ンプを内蔵したMOS型センサにおいて、画素の微細化 に伴いフォトダイオード (PD) 1の信号電荷を蓄える ためのフローティングディフュージョン (FD) 部5の 容量が小さくなり、当該FD部5の電位で動作を決定し 画素内アンプとして信号電荷を検出するための検出トラ ンジスタ4のゲート電位が、周辺パルスにより変動しや すい。特に検出トランジスタ4がオフの場合、つまりF D部5が電源6のLOWレベル電圧を保持している場合 に、周辺のパルスなどの影響を受けて、検出トランジス タ4がオフ状態を保てないことがある。

【解決手段】 FD部5と電源6との間にあるリセット トランジスタ3をディプレッション型とすることで、そ の閾値電圧 (Vt) を電源6のLOWレベル電圧よりも 低くする。FD部5がLOWレベル電圧を保持している とき、電源6からFD部5へ常にLOWレベル電圧を供 給できる。







【特許請求の範囲】

【請求項1】 半導体基板上に、各々入射光を光電変換 するための光電変換領域と、前記光電変換で得られた信 号電荷を読み出すための転送トランジスタと、前記読み 出された信号電荷を蓄えるための蓄積領域と、前記蓄積 領域の電位がゲートに加わることで前記読み出された信 号電荷を検出するための検出トランジスタと、前記蓄積 領域の信号電荷をリセットするためのリセットトランジ スタと、前記リセットトランジスタを介して前記蓄積領 域〜パルス電圧を供給するためのドレイン領域とを有す 10 る複数の増幅型単位画素を一次元状又は二次元状に配列 した固体撮像装置において、

前記リセットトランジスタは、前記ドレイン領域のLO Wレベル電圧よりも低い閾値電圧を持つトランジスタで 構成されたことを特徴とする固体撮像装置。

【請求項2】 請求項1記載の固体撮像装置において、 前記リセットトランジスタは、ディプレッション型のト ランジスタであることを特徴とする固体撮像装置。

【請求項3】 請求項1又は2に記載の固体撮像装置に おいて、

前記リセットトランジスタの閾値電圧は、前記蓄積領域 に蓄えられた信号電荷が前記ドレイン領域へ洩れ出すこ とがないような大きさのポテンシャル障壁を前記リセッ トトランジスタのゲート下に形成できる電圧に設定され たことを特徴とする固体撮像装置。

【請求項4】 請求項1~3のいずれか1項に記載の固 体撮像装置において、

前記検出トランジスタの閾値電圧は、前記リセットトラ ンジスタのゲートにLOWレベル電圧が与えられた場合 の当該ゲート下のポテンシャルよりも高い電圧に設定さ 30 れたことを特徴とする固体撮像装置。

【請求項5】 請求項1~4のいずれか1項に記載の固 体撮像装置において、

前記ドレイン領域のLOWレベル電圧は、前記転送トラ ンジスタのゲートにLOWレベル電圧が与えられた場合 の当該ゲート下のポテンシャルよりも高い電圧に設定さ れたことを特徴とする固体撮像装置。

【請求項6】 半導体基板上に、各々入射光を光電変換 するための光電変換領域と、前記光電変換で得られた信 号電荷を読み出すための転送トランジスタと、前記読み 40 出された信号電荷を蓄えるための蓄積領域と、前記蓄積 領域の電位がゲートに加わることで前記読み出された信 号電荷を検出するための検出トランジスタと、前記蓄積 領域の信号電荷をリセットするためのリセットトランジ スタと、前記リセットトランジスタを介して前記蓄積領 域へパルス電圧を供給するためのドレイン領域とを有す る複数の増幅型単位画素を一次元状又は二次元状に配列 した固体撮像装置において、

前記リセットトランジスタのゲートに与えられるLOW

の当該リセットトランジスタのゲート下のポテンシャル が前記ドレイン領域のLOWレベル電圧よりも高い電位 となるように設定されたことを特徴とする固体撮像装

【請求項7】 請求項6記載の固体撮像装置において、 前記リセットトランジスタのゲートに与えられるLOW レベル電圧は、前記蓄積領域に蓄えられた信号電荷が前 記ドレイン領域へ洩れ出すことがないような大きさのポ テンシャル障壁を前記リセットトランジスタのゲート下 に形成できる電圧に設定されたことを特徴とする固体撮 像装置。

【請求項8】 請求項6又は7に記載の固体撮像装置に おいて

前記検出トランジスタの閾値電圧は、前記リセットトラ ンジスタのゲートにLOWレベル電圧が与えられた場合 の当該ゲート下のポテンシャルよりも高い電圧に設定さ れたことを特徴とする固体撮像装置。

【請求項9】 請求項6~8のいずれか1項に記載の固 体撮像装置において、

前記ドレイン領域のLOWレベル電圧は、前記転送トラ 20 ンジスタのゲートにLOWレベル電圧が与えられた場合 の当該ゲート下のポテンシャルよりも高い電圧に設定さ れたことを特徴とする固体撮像装置。

【請求項10】 半導体基板上に、各々入射光を光電変 換するための光電変換領域と、前記光電変換で得られた 信号電荷を読み出すための転送トランジスタと、前記読 み出された信号電荷を蓄えるための蓄積領域と、前記蓄 積領域の電位がゲートに加わることで前記読み出された 信号電荷を検出するための検出トランジスタと、前記蓄 積領域の信号電荷をリセットするためのリセットトラン ジスタと、前記リセットトランジスタを介して前記蓄積 領域へパルス電圧を供給するためのドレイン領域とを有 する複数の増幅型単位画素を一次元状又は二次元状に配 列した固体撮像装置において、

前記リセットトランジスタのゲートに与えられるLOW レベル電圧は、前記転送トランジスタのゲートに与えら れるLOWレベル電圧よりも高い電位となるように設定 されたことを特徴とする固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、デジタルカメラ等 に使用されるMOS型の固体撮像装置に関するものであ る。

[0002]

【従来の技術】図2は、MOSトランジスタで構成され た従来の固体撮像装置の一例を示している。この固体撮 像装置は、半導体基板上に、各々フォトダイオード(P D) 1と、転送トランジスタ2と、リセットトランジス タ3と、検出トランジスタ4と、フローティングディフ レベル電圧は、当該LOWレベル電圧が与えられた場合 50 ュージョン (FD) 部5とを有する複数の増幅型単位画

素を二次元状に配列した感光領域8を備えた固体撮像装 置であって、更にアンプ電源とリセット電源を兼ねた電 源6、信号線7、行方向に画素を選択する垂直シフトレ ジスタ9、列方向に画素を選択する水平シフトレジスタ 10、両シフトレジスタ9、10に必要なパルスを供給 するタイミング発生回路11などにより構成されてい る。単位画素を一次元状に配列する場合もある。

【0003】PD1で光電変換された信号電荷は、転送 トランジスタ2によりFD部5に読み出される。このF D部5に読み出された電荷の量によりFD部5の電位が 10 決定され、検出トランジスタ4のゲート電圧が変化し、 信号線7に信号電圧が取り出される。

【0004】図3に、単位画素の拡大平面図を示す。ア ンプ電源とリセット電源を兼ねるように電源6の配線同 士は電源部アルミ配線13により、検出トランジスタ4 とFD部5とはFD部アルミ配線12によりそれぞれ接 続されている。 PD1から読み出された電荷はFD部5 に入り、このFD部5の電位が変化する。FD部5の電 位は、FD部アルミ配線12を介して検出トランジスタ 4のゲート電位を変化させる。そして、検出トランジス 20 タ4がソースフォロアとして動作することで信号線7の 電位を変化させ、信号が電圧として読み出される。

【0005】図4(a)~図4(c)は、図3中のAB 断面における、電源6、リセットトランジスタ3、FD 部5の各々のポテンシャルを表している。

【0006】図4(a)は、信号電荷を読み出す時の状 態を示している。アンプ電源とリセット電源を兼ねた電 源6を3Vとし、リセットトランジスタ3のゲートにH IGHレベル電圧を与えてオンさせることで、FD部5 をまず3Vにリセットする。その後、PD1からFD部 30 5に画像となる信号電荷14が読み出された状態が図4 (a) となる。このとき、リセットトランジスタ3のゲ ートにはLOWレベル電圧が与えられており、FD部5 の電位が検出トランジスタ4により信号線7へ読み出さ

【0007】図4(b)は、電源6を0Vとし、リセッ トトランジスタ3のゲートにHIGHレベル電圧を与え てオンさせることで、FD部5が0Vとなった状態を示 している。このとき、FD部5は0Vであるため、検出 トランジスタ4のゲート電圧も0 Vとなり、この検出ト 40 ランジスタ4をオフ状態にできる。

【0008】図4(c)は、図4(b)の状態からリセ ットトランジスタ3のゲート電圧を再度LOWレベルに した状態である。この状態では、FD部5は電源6と切 り離されている。

【0009】 このようにして、図4(a) から図4

(c) が各行毎に繰り返されて行毎の信号が信号線7に 信号電圧として取り出される。

[0010]

微細化が進んだ場合、図4(c)の状態では、FD部5 の容量Cが微細化により小さくなるため、周辺回路のパ ルスなどが動作した場合、FD部5の電位が振られて0 Vを確保できない場合が発生し、オフ状態であるべき検 出トランジスタ4がオンする場合がある。この状態で は、別の行の信号を検出している時に、OVである電源 6からオフ状態となっているべき検出トランジスタ4の 下を通り信号線7に擬似信号が混入し、S/Nの低下を もたらすこととなる。

【0011】本発明は、上記課題を解決して、画素の微 細化に伴い容量が小さくなったFD部を安定化させるこ とで、オフ状態となっている検出トランジスタの安定化 を図り、S/Nの良い固体撮像装置を提供することを目 的とする。

[0012]

【課題を解決するための手段】上記目的を達成するため に、本発明の固体撮像装置では、増幅型単位画素内のリ セットトランジスタ3を、電源6のLOWレベル電圧よ りも低い閾値電圧(Vt)を持つトランジスタ、例えば ディプレッション型のトランジスタとした。

【0013】すなわち、本発明は、半導体基板上に、各 々入射光を光電変換するための光電変換領域1と、前記 光電変換で得られた信号電荷14を読み出すための転送 トランジスタ2と、前記読み出された信号電荷14を蓄 えるための蓄積領域5と、前記蓄積領域5の電位がゲー トに加わることで前記読み出された信号電荷14を検出 するための検出トランジスタ4と、前記蓄積領域5の信 号電荷14をリセットするためのリセットトランジスタ 3と、前記リセットトランジスタ3を介して前記蓄積領 域5~パルス電圧を供給するためのドレイン領域6とを 有する複数の増幅型単位画素を一次元状又は二次元状に 配列した固体撮像装置において、前記リセットトランジ スタ3を、前記ドレイン領域6のLOWレベル電圧より も低い閾値電圧を持つトランジスタで構成することとし たものである。

[0014]

【発明の実施の形態】以下、本発明の実施形態に係る固 体撮像装置について説明する。その全体構成図は図2の とおりであり、単位画素の拡大平面図は図3のとおりで ある。

【0015】図1(a)~図1(c)は、本実施形態に おける、電源6、リセットトランジスタ3、FD部5の 各々のポテンシャルを表している。本実施形態では、リ セットトランジスタ3はディプレッション型であり、そ の閾値電圧(Vt)がマイナスとなっている。

【0016】図1(a)は、信号電荷を読み出す時の状 態を示している。アンプ電源とリセット電源を兼ねた電 源6を3Vとし、リセットトランジスタ3のゲートにH IGHレベル電圧を与えてオンさせることで、FD部5 【発明が解決しようとする課題】しかしながら、画素の 50 をまず3Vにリセットする。その後、PD1からFD部 5

5に画像となる信号電荷14が読み出された状態が図1 (a)となる。このとき、リセットトランジスタ3のゲートにはLOWレベル電圧が与えられており、FD部5 の電位が検出トランジスタ4により信号線7へ読み出される。ここで、画像となる信号電荷14がFD部5から電源6に洩れ出すことが極力ないように当該リセットトランジスタ3の閾値電圧(Vt)が設定されている。ただし、電子シャッタなどの余剰電荷は洩れ出すレベルであってもかまわない。図4(a)と同様に、FD部5の信号電荷14を電圧変換する検出トランジスタ4のゲイ 10ンは高い状態である。

【0017】図1(b)は、電源6を0Vとし、リセットトランジスタ3のゲートにHIGHレベル電圧を与えてオンさせることで、FD部5が0Vとなった状態を示している。このとき、FD部5は0Vであるため、検出トランジスタ4のゲート電圧も0Vとなり、この検出トランジスタ4をオフ状態にできる。この状態は、図4(b)と同様の状態である。

【0018】図1 (c) は、図1 (b) の状態からリセ ットトランジスタ3のゲート電圧を再度LOWレベルに 20 した状態である。本実施形態では、リセットトランジス タ3はディプレッション型であり、その閾値電圧(V t) がマイナスとなっているため、リセットトランジス タ3のゲート下のポテンシャル15はプラス電位となっ ている。このとき電源6が0Vであれば、FD部5が電 源6から切り離されていない状態となっているため、F D部5の容量Cは見かけ上大きくなっている。これによ り、FD部5が0Vの場合、周辺回路のパルスなどが動 作してもFD部5の電位の振れが小さく0Vを安定して 確保でき、検出トランジスタ4のオフ状態を維持でき る。つまり、ある行の信号を検出している時に、ノイズ により別の行の検出トランジスタ4がオンすることが無 くなり、別の行の擬似信号が信号線7に混入する現象を 防止できて、高いS/Nの画像を実現できることとな

【0019】以上説明したように、本実施形態では、リセットトランジスタ3がディプレッション型でありその 関値電圧 (Vt) がマイナスとなっているため、FD部5を安定して0Vとすることができる。これにより、電源6から信号線7に混入する擬似信号を防ぐことができ、高S/Nを実現することができる。その結果、高感度、高画質の固体撮像装置を提供できる。

【0020】電源6にプラス電圧のノイズが入ることで電源6のLOWレベルがプラス電位になった時でもFD部5の電位が検出トランジスタ4の閾値電圧よりも高くならないようにするためには、検出トランジスタ4の閾値電圧は、リセットトランジスタ3のゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャル15よりも高い電圧に設定する。

【0021】また、電源6からPD1への電子の注入を 50

防ぐためには、電源6のLOWレベル電圧は、転送トランジスタ2のゲートにLOWレベル電圧が与えられた場合の当該ゲート下のポテンシャルよりも高い電圧に設定する。

【0022】なお、上記実施形態はリセットトランジスタ3がディプレッション型の場合を示したが、リセットトランジスタ3がディプレッション型でない場合でも、リセットトランジスタ3のLOWレベル電圧をリセットトランジスタ3の関値電圧以上のプラス電圧状態にして、リセットトランジスタ3のゲート下のポテンシャル15をプラス電位にする場合も、同様の効果が得られる。このとき、電源6からPD1への電子の注入を防ぐためには、図5(c)に示すように、リセットトランジスタ3のゲートLOWレベル電圧を転送トランジスタ2のゲートのLOWレベル電圧よりも高く設定する。

【0023】また、上記実施形態は電源6のLOWレベル電圧が0Vである場合を示したが、当該LOWレベル電圧が検出トランジスタ4の関値電圧よりも低い場合、同様の効果がある。

10 【0024】また、上記実施形態はトランジスタがN型 MOSの場合を示したが、トランジスタがP型MOSの 場合も同様な原理で動作させることで、同様な効果を実 現できる。

【0025】また、上記実施形態は3個のトランジスタを持つ増幅型単位画素の例であるが、図6に示すように、図3に更に行選択トランジスタ16などを追加した、4個以上のトランジスタを持つ増幅型単位画素においても同様な効果がある。

[0026]

【発明の効果】以上説明してきたとおり、本発明によれば、増幅型単位画素内のリセットトランジスタを、例えば電源のLOWレベル電圧よりも低い閾値電圧を持つディプレッション型のトランジスタとしたので、オフ状態となっている検出トランジスタの安定化を図ることができ、特に画素の高感度、高画質の要請に沿いながら、MOS型の固体撮像装置の性能向上が可能となり、産業上極めて有用である。

【図面の簡単な説明】

【図1】(a)~(c)は、本発明に係る固体撮像装置 40 の画素ポテンシャル図である。

【図2】従来の固体撮像装置の一例を示す全体構成図である。

【図3】図2中の単位画素の拡大平面図である。

【図4】(a)~(c)は、図3中のAB断面における 従来の画素ポテンシャル図である。

【図 5 】 (a) ~ (c) は、図 1 (a) ~ 図 1 (c) の変形例を示す画素ポテンシャル図である。

【図 6 】図 3 の変形例を示す単位画素の拡大平面図である。

【符号の説明】

7

- 1 フォトダイオード (PD) [光電変換領域]
- 2 転送トランジスタ
- 3 リセットトランジスタ
- 4 検出トランジスタ
- 5 フローティングディフュージョン (FD) 部 [蓄積 領域]
- 6 アンプ電源とリセット電源を兼ねた電源 [ドレイン 領域]
- 7 信号線

- 8 感光領域
- 9 垂直シフトレジスタ
- 10 水平シフトレジスタ
- 11 タイミング発生回路
- 12 FD部アルミ配線
- 13 電源部アルミ配線
- 14 信号電荷
- 15 リセットトランジスタのゲート下のポテンシャル
- 16 行選択トランジスタ

